

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-107553

(43)Date of publication of application : 30.04.1993

(51)Int.Cl.

G02F 1/1345

(21)Application number : 04-070544

(71)Applicant : SAMSUNG ELECTRON CO LTD

(22)Date of filing : 27.03.1992

(72)Inventor : BEE BYUNSON

BEE YONGUGU

KIM NAM-DOGU

(30)Priority


Priority number : 91 9110069 Priority date : 18.06.1991 Priority country : KR

(54) PRODUCTION OF METALLIC WIRING FOR ACTIVE MATRIX LCD

(57)Abstract:

PURPOSE: To provide a process for producing metallic wirings of an active matrix LCD capable of improving the step coverage of the laminated films to be formed in subsequent stages, adjusting the thicknesses of the metallic wirings without increasing the difference in levels, decreasing the resistance of the metallic wirings and improving the reliability and stability thereof by removing the difference in level between a glass substrate and the metallic wirings.

CONSTITUTION: Photoresist patterns 13 are formed on the upper part of the glass substrate 11 and the exposed parts of the glass substrate 11 are removed by as much as the thickness of the metallic wirings. A metallic film 15 is formed over the entire surface of the structure and is then the metallic film 15 of the parts excluding the metallic wirings is removed by an ordinary lift-off stage, by which the metallic wirings are formed on the glass substrate 11.



LEGAL STATUS

[Date of request for examination] 27.03.1992

[Date of sending the examiner's decision of rejection] 29.08.1995

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] Especially this invention relates to the metal wiring manufacture method of the active matrix LCD which can remove the level difference of the glass substrate and metal wiring with which metal wiring was formed about the metal wiring manufacture method of the active matrix LCD of a semiconductor device.

[0002]

[Description of the Prior Art] Recently, it is in the trend by which a semiconductor device is integrated highly by applicable field expansion of development of a semiconductor manufacturing technology, and a semiconductor device. Although the horizontal size of a semiconductor device is reduced when the detailed pattern formation technology of a semiconductor device progresses, progress of perpendicular reduction is behind compared with progress of level reduction.

[0003] Moreover, since the thickness of metal wiring of a semiconductor device is in inverse proportion to resistance, it cannot be made to decrease below to a desired value. Therefore, with the level difference of a substrate and metal wiring, the level difference covering nature (Step Coverage) of the superstructure in a consecutiveness process got worse, and it had become the important factor on which the efficiency of a semiconductor device, and stability and reliability are dropped. For this reason, in the semiconductor device which forms metal wiring in the insulating substrate upper part of the glass quality of the materials, such as LCD (LiquidCrystal Display), and is used for an electrode, research for reducing the level difference of glass substrates, such as the glass quality of the material, and metal wiring is done actively.

[0004] Drawing 2 is the manufacturing process view of the metal wiring by the conventional technology.

[0005] The process shown in drawing 2 is one example of gate electrode manufacture of reverse SUTAGGADO type (Inveted Staggered Type) TFT (Thin Film Transistor).

[0006] If drawing 2 (A) is referred to, metals, such as aluminum, Ta, Mo, Ti, and W, will be applied to the glass-substrate 1 upper part by methods, such as the physical-vapor-deposition method and CVD (Chemical VaporDeposition), and a metal membrane 3 will be formed. Next, the photoresist pattern 5 is formed in the upper part of a metal membrane 3 according to the usual photograph process.

[0007] If drawing 2 (B) is referred to, the metal membrane 3 of the portion which is not protected by the photoresist pattern 5 of the above-mentioned structure is removed, the gate electrode 7 will be formed and the photoresist pattern 5 will be removed.

[0008] As mentioned above, the Prior art which forms a metal membrane 3 and the photoresist pattern 5 in the upper part of a glass substrate 1, and forms the gate electrode 7 according to a chemical engraving process Since the thickness of metal wiring is in inverse proportion to resistance and a limitation has the thickness of metal wiring also in lessening the level difference of a glass substrate 1 and the gate electrode 7 There was a trouble that level difference covering nature was bad at the time of advance of the consecutiveness process which forms a semiconductor film, an insulator layer, etc. after that, and

reduced the reliability and stability of a semiconductor device at it.

[0009]

[Problem(s) to be Solved by the Invention] Therefore, the purpose of this invention is to offer the metal wiring manufacture method of the active matrix LCD which can remove the level difference of a glass substrate and metal wiring, can raise the level difference covering nature of a consecutiveness cascade screen, and can raise the reliability and stability of a semiconductor device.

[0010] Moreover, other purposes of this invention are to adjust the thickness of metal wiring, without making a level difference increase, and offer the metal wiring manufacture method of the active matrix LCD which can raise the reliability and stability of a semiconductor device.

[0011]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, this invention consists of the process which forms a photoresist pattern in the upper part of a glass substrate, the process which carries out predetermined thickness removal of the glass substrate exposed from the above-mentioned photoresist pattern, and forms a slot, the process of the above-mentioned structure which applies a metal membrane to a front face altogether, and fills the slot on the glass substrate, and the metal membrane of the portion which excepted the slot of the above-mentioned structure and the process which removes a photoresist pattern.

[0012]

[Example] Hereafter, with reference to an attached drawing, this invention is explained in detail.

[0013] Drawing 1 is a metal wiring manufacturing process view by one example of this invention. The process shown in drawing 1 is the example of the gate electrode formation method of TFT of reverse SUTAGGADO type.

[0014] Reference of drawing 1 (A) forms the photoresist pattern 13 in the upper part of the glass substrate 11 which consists of any one of the insulating material of the glass quality of the material, such as insulator layers, such as an oxide film or a nitride, and BPSG (Boro-Phospho Silicate Glass), USG (Undoped Silicate Glass) and PSG (Phospho Silicate Glass) or glass, according to the usual photograph process. Next, chemical engraving solutions, such as H₃ PO₄ and HF, are used, only the thickness of a gate electrode removes the glass substrate 11 exposed from the photoresist pattern 13, and a slot 14 is formed. At this time, the angle of the slot 14 by which it etched the above-mentioned glass substrate 11 isotropic, and formation was carried out [above-mentioned] becomes a round shape. In addition, the chemical engraving process of the above-mentioned glass substrate 11 can also be performed by dry type chemical engraving.

[0015] If drawing 1 (B) is referred to, metals, such as aluminum, Ta, W, Mo, and Ti, will be applied by methods, such as a physical vapor deposition and CVD, and a metal membrane 15 will be formed in the upper part of the above-mentioned slot 14 and the photoresist pattern 13. At this time, thickness of a metal membrane 15 is made the same with the thickness of the portion from which the above-mentioned glass substrate 11 was removed. For this reason, although a part for the both-sides corner of the above-mentioned slot 14 is not completely filled with a metal membrane 15, a level difference decreases very much.

[0016] Reference of drawing 1 (C) removes the above-mentioned photoresist pattern 13 according to the usual lift-off process. At this time, the metal membrane 15 on the above-mentioned photoresist pattern 13 is removed, and the metal membrane 15 which remains in the above-mentioned slot 14 serves as a gate electrode.

[0017] As mentioned above, a photoresist pattern is formed in the upper part of a glass substrate, and only the thickness of metal wiring removes the portion to which the glass substrate was exposed. Next, after forming a metal membrane in all the front faces of the above-mentioned structure, the metal membrane of a portion which excepted metal wiring according to the usual lift-off process is removed, and the metal wiring buried by the glass substrate is formed.

[0018]

[Effect of the Invention] Therefore, this invention has the advantage which can raise the level difference covering nature of the cascade screen which removes the level difference of a glass substrate and metal

wiring, and is formed at a consecutiveness process.

[0019] Moreover, since this invention can be adjusted without the increase in a level difference of the thickness of metal wiring, it reduces resistance of metal wiring and has the advantage which can raise the reliability and stability of a semiconductor device.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The metal wiring manufacture method of an active matrix LCD characterized by providing the following. The 1st process which forms a photoresist pattern in the upper part of a glass substrate. The 2nd process which carries out predetermined thickness removal of the glass substrate exposed from the above-mentioned photoresist pattern, and forms a slot. The above-mentioned structure is all the 3rd process which applies a metal membrane to a front face and fills the slot on the glass substrate. The 4th process which removes the metal membrane and photoresist pattern of the portion which excepted the slot of the above-mentioned structure.

[Claim 2] The above-mentioned glass substrate is SiO₂. Or Si₃N₄ The metal wiring manufacture method of the active matrix LCD according to claim 1 characterized by the bird clapper from any one of the insulator layers.

[Claim 3] The above-mentioned glass substrate is the metal wiring manufacture method of the active matrix LCD according to claim 1 characterized by the bird clapper from any one of BPSG, USG and PSG, or the glass quality of the materials of glass.

[Claim 4] The 2nd process of the above is the metal wiring manufacture method of the active matrix LCD according to claim 1 characterized by carrying out by wet or the dry type chemical engraving method.

[Translation done.]

Title: Metal-line fabricating method for an active-matrix liquid crystal display device

Laid Open No.: 05-107553

Laid Open Date: April 30, 1993

[Claim] The method includes the first step of forming a photoresist pattern on a glass substrate, the second step of forming trenches on exposed portions of the substrate, the third step of depositing a metal layer on the overall surface of the substrate; and the fourth step of removing the metal layer and the photoresist except for portions in the trench.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-107553

(43)公開日 平成5年(1993)4月30日

(51)Int.Cl.⁵

G 0 2 F 1/1345

識別記号

庁内整理番号

9018-2K

F I

技術表示箇所

審査請求 有 請求項の数4(全 3 頁)

(21)出願番号 特願平4-70544

(22)出願日 平成4年(1992)3月27日

(31)優先権主張番号 1991-10069

(32)優先日 1991年6月18日

(33)優先権主張国 韓国(KR)

(71)出願人 591028452

サムスン エレクトロニクス カンパニー
リミテッドSAMSUNG ELECTRONICS
COMPANY, LIMITED大韓民国 キュンキード スオン市 クウ
ンスンク マエタンソドン 416

(72)発明者 ベー、ピュンソーソン

大韓民国 ソウル市 カンドンク グド
クードン ジュゴン アパートメント
110-205

(74)代理人 弁理士 三好 秀和



最終頁に続く

(54)【発明の名称】 アクティブマトリクスLCDの金属配線製造方法

(57)【要約】

【目的】 この発明は、ガラス基板と金属配線との段差を除去して、後続工程で形成される積層膜の段差被覆性を向上させ、金属配線の厚さが段差を増加させることなく調節することが可能となり、金属配線の抵抗を減少させ、信頼性及び安定性を向上させることができるアクティブマトリクスLCDの金属配線製造方法を提供することを目的とする。

【構成】 この発明は、ガラス基板11の上部にフォトレジストパターン13を形成し、ガラス基板11の露出された部分を金属配線の厚さだけ除去し、上記構造の全表面に金属膜15を形成した後通常のリフトオフ工程により金属配線を除外した部分の金属膜15を除去して、ガラス基板11上に金属配線を形成してなる。



【特許請求の範囲】

【請求項1】 アクティブマトリクスLCDの金属配線製造方法において、

ガラス基板の上部にフォトリソパターンを形成する第1工程と、

上記フォトリソパターンから露出されたガラス基板を所定厚さ除去して溝を形成する第2工程と、

上記構造のすべて表面に金属膜を塗布してガラス基板の溝を埋める第3工程と、

上記構造の溝を除外した部分の金属膜とフォトリソパターンを除去する第4工程とを有することを特徴とするアクティブマトリクスLCDの金属配線製造方法。

【請求項2】 上記ガラス基板は、SiC₂ あるいはSi₃N₄ の絶縁膜のいずれか一つからなることを特徴とする請求項1記載のアクティブマトリクスLCDの金属配線製造方法。

【請求項3】 上記ガラス基板は、BPSG、USG、PSGあるいはガラスのガラス材質中のいずれか一つからなることを特徴とする請求項1記載のアクティブマトリクスLCDの金属配線製造方法。

【請求項4】 上記第2工程は、湿式あるいは乾式蝕刻方法で行うことを特徴とする請求項1記載のアクティブマトリクスLCDの金属配線製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、半導体装置のアクティブマトリクスLCDの金属配線製造方法に関し、特に、金属配線が形成されたガラス基板と金属配線との段差を除去することのできるアクティブマトリクスLCDの金属配線製造方法に関する。

【0002】

【従来の技術】 最近、半導体製造技術の発達と半導体装置の応用分野拡大で、半導体装置が高集積化される趨勢にある。半導体装置の微細パターン形成技術が発達することにより半導体装置の水平方向の大きさは縮小されているが、垂直縮小の進展は水平縮小の進展に比べて遅れている。

【0003】 また、半導体装置の金属配線の厚さは抵抗と反比例するので、所望の値以下に減少させることができない。従って、基板と金属配線との段差により、後続工程における上部構造の段差被覆性（Step Coverage）が悪化し、半導体装置の効率と安定性、信頼性を落とす重要な要因になっていた。このため、LCD（Liquid Crystal Display）等のガラス材質の絶縁性基板上部に金属配線を形成して電極に使用する半導体装置において、ガラス材質などのガラス基板と金属配線との段差を減らすための研究が活発に行われている。

【0004】 図2は従来技術による金属配線の製造工程図である。

【0005】 図2に示す工程は、逆スタaggerド形（In-

verted Staggered Type）TFT（Thin Film Transistor）のゲート電極製造の一実施例である。

【0006】 図2（A）を参照すると、ガラス基板1上部にAl、Ta、Mo、Ti、Wなどの金属を物理蒸着方法やCVD（Chemical Vapor Deposition）などの方法で塗布して金属膜3を形成する。次に、通常の写真工程により金属膜3の上部にフォトリソパターン5を形成する。

【0007】 図2（B）を参照すると、上記構造のフォトリソパターン5で保護されない部分の金属膜3を除去してゲート電極7を形成し、フォトリソパターン5を除去する。

【0008】 上述のように、ガラス基板1の上部に金属膜3とフォトリソパターン5を形成し、蝕刻工程によりゲート電極7を形成する従来の技術は、金属配線の厚さが抵抗と反比例するので、金属配線の厚さはガラス基板1とゲート電極7との段差を少なくするにも限界があるので、その後半導体膜、絶縁膜などを形成する後続工程の進行時に段差被覆性が悪く、半導体装置の信頼性及び安定性を低下させるという問題点があった。

【0009】

【発明が解決しようとする課題】 従って、この発明の目的は、ガラス基板と金属配線との段差を除去して、後続積層膜の段差被覆性を向上させて、半導体装置の信頼性及び安定性を向上させることのできるアクティブマトリクスLCDの金属配線製造方法を提供することにある。

【0010】 また、この発明の他の目的は、金属配線の厚さを段差を増加させることなく調節して、半導体装置の信頼性及び安定性を向上させることのできるアクティブマトリクスLCDの金属配線製造方法を提供することにある。

【0011】

【課題を解決するための手段】 上記目的を達成するために、この発明は、ガラス基板の上部にフォトリソパターンを形成する工程と、上記フォトリソパターンから露出されたガラス基板を所定厚さ除去して溝を形成する工程と、上記構造のすべて表面に金属膜を塗布してガラス基板の溝を埋める工程と、上記構造の溝を除外した部分の金属膜とフォトリソパターンを除去する工程とから成る。

【0012】

【実施例】 以下、添付の図面を参照してこの発明を詳細に説明する。

【0013】 図1はこの発明の一実施例による金属配線製造工程図である。図1に示す工程は、逆スタaggerド形のTFTのゲート電極形成方法の実施例である。

【0014】 図1（A）を参照すると、酸化膜あるいは窒化膜などの絶縁膜やBPSG（Boro-Phospho Silicate Glass）、USG（Undoped Silicate Glass）、PSG（Phospho Silicate Glass）あるいはガラスなどガラス

材質の絶縁物質中のいずれか一つからなるガラス基板 11 の上部に、通常の写真工程によりフォトリジストパターン 13 を形成する。次に、 H_3PO_4 、 HF などの蝕刻溶液を使用して、フォトリジストパターン 13 から露出されたガラス基板 11 をゲート電極の厚さだけ除去して溝 14 を形成する。この時、上記ガラス基板 11 は等方性に蝕刻されて上記形成された溝 14 の角が円形になる。なお、上記ガラス基板 11 の蝕刻工程は乾式蝕刻で行うこともできる。

【0015】図 1 (B) を参照すると、 Al 、 Ta 、 W 、 Mo 、 Ti などの金属を物理蒸着及び CVD などの方法で塗布して、上記溝 14 とフォトリジストパターン 13 の上部に金属膜 15 を形成する。この時、金属膜 15 の厚さを上述のガラス基板 11 の除去された部分の厚さと同じくする。このため、上記溝 14 の両側角部分は金属膜 15 で完全に満たされないが、段差はとても少なくなる。

【0016】図 1 (C) を参照すると、上記フォトリジストパターン 13 を通常のリフトオフ工程により除去する。この時、上記フォトリジストパターン 13 上の金属膜 15 は除去され、上記溝 14 に残っている金属膜 15 がゲート電極となる。

【0017】上述のように、ガラス基板の上部にフォトリジストパターンを形成し、ガラス基板の露出された部分を金属配線の厚さだけ除去する。次に、上記構造の全表面に金属膜を形成した後、通常のリフトオフ工程により金属配線を除外した部分の金属膜を除去して、ガラス基板に埋められた金属配線を形成する。

【0018】

【発明の効果】従って、この発明は、ガラス基板と金属配線との段差を除去して後続工程で形成される積層膜の段差被覆性を向上させることができる利点がある。

【0019】また、この発明は、金属配線の厚さを段差の増加なく調節することができるので、金属配線の抵抗を減らして、半導体装置の信頼性及び安定性を向上させることができる利点がある。

【図面の簡単な説明】


【図 1】この発明の一実施例による金属配線製造工程図である。

【図 2】従来の技術による金属配線製造工程図である。


【符号の説明】

- 11 ガラス基板
- 13 フォトリジストパターン
- 14 溝
- 15 金属膜

【図 1】



【図 2】



フロントページの続き

(72) 発明者 ベー、 ヨン－ググ
大韓民国 デグ市 ダルソー－ク カムサ
ム－ドン 168－34

(72) 発明者 キム、 ナム－ドグ
大韓民国 ソウル市 ジョンロー－ク ミ
ユンリユン 1－ガ 23 ヨンリブ ダ－
101